数字电子技术（山东科技大学） 2024智慧树答案

第三章 单元测试

1、
逻辑表达式Y=AB可以用（     ）直接实现。

A:非门
B:或门
C:与门
答案: 与门

2、
OC门在使用时须在(     )之间接一电阻。

A:输出与地
B:输出与电源
C:输出与输入
答案: 输出与电源

3、
能实现总线连接方式的门为（  ）。

A:OC门
B:TTL或非门
C:TTL三态门
D:TTL与非门
答案: TTL三态门

4、
CMOS逻辑电路是以(     )为基础的集成电路。

A:三极管
B:NMOS管和PMOS管
C:NMOS管
D:PMOS管
答案: NMOS管和PMOS管

5、
TTL电路是(     )的集成电路。

A:以晶闸管为基础
B:以场效应管为基础
C:以二极管为基础
D:以晶体三极管为基础 
答案: 以晶体三极管为基础 

6、
对于TTL与非门，其闲置输入端的处理，可以（    ）。

A:与有用输入端并联
B:接地
C:通过电阻3kΩ接电源
D:接电源
答案: 与有用输入端并联;
通过电阻3kΩ接电源;
接电源

7、
以下电路中可以实现“线与”功能的有（    ）。

A:与非门
B:集电极开路门
C:三态输出门
D:漏极开路门
答案: 集电极开路门;
漏极开路门

8、
三极管作为开关使用时，要提高开关速度，可（  ）。

A:采用有源泄放回路
B:采用抗饱和三极管
C:降低饱和深度
D:增加饱和深度
答案: 采用有源泄放回路;
采用抗饱和三极管;
降低饱和深度

9、
CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。

A:高速度
B:电源范围宽
C:高抗干扰能力
D:微功耗
答案: 电源范围宽;
高抗干扰能力;
微功耗

10、
基本型的TTL门电路输出端不允许相互并联，否则将损坏器件。

A:错
B:对
答案: 对

11、
或非门的多余输入端不能接高电平。

A:错
B:对
答案: 对

12、
一般TTL门电路的输出端可以直接相连，实现线与。

A:错
B:对
答案: 错

13、
CMOS “OD门” 的输出端可连接在一起实现“线与”。

A:对
B:错
答案: 对

14、
对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。

A:对
B:错
答案: 对

15、
普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

A:对
B:错
答案: 对

16、
CMOS 电路比 TTL 电路功耗大。

A:对
B:错
答案: 错

17、
TTL与非门输入端接+5V时，逻辑上属于输入“1”。

A:对
B:错
答案: 对

18、
CMOS门电路可以把输出端并联使用以实现“线与”逻辑。

A:对
B:错
答案: 错

19、
CMOS或非门与TTL或非门的逻辑功能完全相同。

A:对
B:错
答案: 对

第四章 单元测试

1、
一个译码器若有100个译码输出端，则译码输入端有（    ）个。

A:5

B:7
C:8
D:6
答案: 7

2、
当编码器 74HC148 的输入端 I₁’ 、 I₅’ 、 I₆’  、 I₇’ 为低电平，其余输入端为高电平时，则输出的编码信号为（    ）。 

A:111
B:001
C:000
D:110
答案: 000

3、
在下列选项中，不是组合电路的有（  ）。

A:编码器
B:计数器
C:译码器
D:数值比较器
答案: 计数器

4、
一个八选一的数据选择器，（    ）数据输入端。

A:有1个
B:有2个
C:有3个
D:有8个
答案: 有8个

5、
消除组合逻辑电路“竞争-冒险”的方法有（  ）。

A:后级加缓冲电路
B:修改逻辑设计
C:在输出端接入滤波电容
D:引入选通脉冲
答案: 修改逻辑设计;
在输出端接入滤波电容;
引入选通脉冲

6、
共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

A:对
B:错
答案: 对

7、
优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

A:对
B:错
答案: 错

8、
用4选1数据选择器不能实现3变量的逻辑函数。

A:错
B:对
答案: 错

9、
选出与下面所示逻辑电路图对应的逻辑关系式为（    ）。

A:Y=ABC
B:Y=A+B+C
C:
D:Y=AC+BD
答案: Y=AC+BD

10、
双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F₁ 、F₂，其功能为（    ）。

A:F₁ =∑m(1,2,3,7)，F₂=∑m（3,5,6,7），全减器
B:F₁ =∑m(1,2,4,7)，F₂=∑m（1,3,6,7），全减器
C:F₁ =∑m(1,2,4,7)，F₂=∑m(4,5,6,7)， 全加器
D:F₁ =∑m(1,2,4,7)，F₂=∑m(3,5,6,7)， 全加器
答案: F₁ =∑m(1,2,4,7)，F₂=∑m(3,5,6,7)， 全加器

11、
已知有一个3输入端的门电路，若输入信号A、B、C的波形如图 (a)所示，输出信号Y的波形如图(b)所示，则该门电路执行的是（    ）逻辑操作。

A:与
B:或非
C:与非
D:或
答案: 与非

12、
在图中，选出与下列逻辑式顺序对应的逻辑图是（     ）。  Y₁=(A+B)C  Y₂=AB+BC  Y₃=(A+B)(A+C)  Y₄= A+BC  Y₅=A(B+C)+BC

A:(a),(e),(d),(c),(b)
B:(c),(b),(a),(e),(d)
C:(b),(c),(a),(e),(d)
D:(c),(b),(d),(a),(e)
答案: (c),(b),(a),(e),(d)

13、
指出下图用“与非门”组成电路的逻辑关系是（     ）。

A:“异或”关系
B:“或非”关系
C:“与非”关系
D:“同或”关系
答案: “异或”关系

14、
A、B为逻辑门的2个端入端，Y为输出。A、B和Y的波形如下图所示，则该门实现的是（    ）。

A:“与”逻辑功能
B:“或非”逻辑功能
C:“或”逻辑功能
D:“与非”逻辑功能
答案: “与”逻辑功能

15、
选出与下图对应的逻辑式（  ）。

A:
B:
C:
D:
答案:

16、
设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规则如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（  ）。

A:Y=AB+AC

B:Y=A+BC
C:Y=A+B+c
D:Y=ABC
答案: Y=AB+AC

17、
组合逻辑电路中的竞争-冒险是由于（  ）引起的。

A:门电路的传输延迟
B:最大项
C:最小项
D:触发器的延时

答案: 门电路的传输延迟

18、
能实现两个1位二进数和来自低位的进位相加的电路叫全加器。

A:对
B:错
答案: 对

19、
串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。

A:对
B:错
答案: 对

20、
组合逻辑电路由逻辑门和触发器构成。

A:错
B:对
答案: 错